This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



JAPAN PATENT OFFICE

This is to certify that the annexed is a true copy of following application as filed with this Office.

Date of Application:

December 12, 2000

Application Number:

P2000-377379

Applicant(s):

Sanken Electric Co., Ltd.

November 2, 2001

Commissioner,

Japan Patent Office

Kouzou OIKAWA

Number of Certification: 2001-3097420



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年12月12日

出 願 番 号 Application Number:

特願2000-377379

出 願 人 Applicant(s):

サンケン電気株式会社

2001年11月 2日

特 許 庁 長 官 Commissioner, Japan Patent Office







【書類名】

特許願

【整理番号】

SNK-66

【提出日】

平成12年12月12日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/461

【発明の名称】

半導体装置及びその製造方法

【請求項の数】

9 .

【発明者】

【住所又は居所】

埼玉県新座市北野3丁目6番3号 サンケン電気株式会

社内

【氏名】

安藤 秀幸

【特許出願人】

【識別番号】

000106276

【氏名又は名称】

サンケン電気株式会社

【代理人】

【識別番号】

100083806

【弁理士】

【氏名又は名称】

三好 秀和

【電話番号】

03-3504-3075

【選任した代理人】

【識別番号】

100068342

【弁理士】

【氏名又は名称】 三好 保男

【選任した代理人】

【識別番号】

100100712

【弁理士】

【氏名又は名称】 岩▲崎▼

【選任した代理人】

【識別番号】

100087365



【弁理士】

【氏名又は名称】 栗原 彰

【選任した代理人】

【識別番号】 100079946

【弁理士】

【氏名又は名称】 横屋 赳夫

【選任した代理人】

【識別番号】 100100929

【弁理士】

【氏名又は名称】 川又 澄雄

【選任した代理人】

【識別番号】 100095500

【弁理士】

【氏名又は名称】 伊藤 正和

【選任した代理人】

【識別番号】 100101247

【弁理士】

【氏名又は名称】 高橋 俊一

【選任した代理人】

【識別番号】 100098327

【弁理士】

【氏名又は名称】 高松 俊雄

【手数料の表示】

【予納台帳番号】 001982

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1


【物件名】

図面 1

【物件名】


要約書 1





【包括委任状番号】 9803324

【プルーフの要否】 要



【書類名】 明細書

【発明の名称】 半導体装置及びその製造方法

【特許請求の範囲】

【請求項1】 第1端面及び該第1端面に対向した第2端面、更に前記第1及び第2端面を接続する外周面を有した第1導電型の第1半導体領域と、

前記第1端面において前記第1半導体領域に接合した前記第1導電型の第2半 導体領域と、

前記第2端面において前記第1半導体領域に接合した前記第1導電型とは反対 導電型となる第2導電型の第3半導体領域と、

前記第1半導体領域の外周面に接合した内周面を有し、且つ前記第2半導体領域及び第3半導体領域に挟まれた、前記第1半導体領域よりも低不純物密度で第1導電型の第4半導体領域

とからなることを特徴とする半導体装置。

【請求項2】 前記第4半導体領域の外周面が、前記半導体装置のチップ外 周面として機能し、該チップ外周面が前記第1半導体領域の第1端面に対して、 実質的に垂直であることを特徴とする請求項1記載の半導体装置。

【請求項3】 前記第4半導体領域は、バルク結晶から切り出したウェハからなる半導体基板であることを特徴とする請求項1又は2記載の半導体装置。

【請求項4】 前記第2半導体領域の底面には第1主電極層が、前記第3半 導体領域の表面には第2主電極層が、形成されていることを特徴とする請求項1 ~3のいずれか1項に記載の半導体装置。

【請求項5】 前記第2半導体領域の底面には凹部が形成され、該凹部を介して前記第1主電極層が、前記第2半導体領域とオーミック接触するように接合されていることを特徴とする請求項4に記載の半導体装置。

【請求項6】 前記第3半導体領域の表面には凹部が形成され、該凹部を介して前記第2主電極層が、前記第3半導体領域とオーミック接触するように接合されていることを特徴とする請求項4又は5に記載の半導体装置。

【請求項7】 前記凹部は前記第2半導体領域を貫通し前記第1半導体領域 mで到達し、前記第1主電極層は前記第1端面とオーミック接触するように接合





されていることを特徴とする請求項5に記載の半導体装置。

【請求項8】 第1導電型の半導体基板の一方の主面から第1導電型の不純物元素を所定深さまで選択的に導入して第1半導体領域を形成する工程と、

前記半導体基板の他方の主面全体から前記第1導電型の不純物元素を導入して 前記第1半導体領域に接合する第2半導体領域を形成する工程と、

前記半導体基板の前記一方の主面全体から前記第1導電型とは反対導電型となる第2導電型の不純物元素を導入し第3半導体領域を形成し、前記第1半導体領域とでpn接合を形成する工程

とからなることを特徴とする半導体装置の製造方法。

【請求項9】 前記半導体基板を、前記pn接合界面に対して実質的に直角をなす面で切断することにより複数の半導体チップを切り出し、該複数の半導体チップのそれぞれにより複数の半導体装置を実現する工程を更に有することを特徴とする請求項8記載の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、例えばダイオードなどの半導体装置及びその製造方法に関する。


[0002]

【従来の技術】

従来、図12に示すような定電圧ダイオード(半導体ダイオード)1が知られている。この半導体ダイオード1は、例えばシリコン基板に、順次、高不純物密度のn型半導体層2と、n型半導体層3と、高不純物密度のp型半導体層4とが接合するように形成された単純3層構造を有している。又、n型半導体層2の表面とp型半導体層4の表面には、それぞれ電極を構成する金属被膜5、6が形成されている。

[0003]

通常、このような接合構造を有する半導体ダイオードでは、逆方向電圧を印加されたpn接合の空乏層には強い電界が存在するが、pn接合の終端部が露呈するチップ側面では表面に付着した不純物元素やイオンなどの影響を受けて局所的



に電界が一層強まって降伏(ブレークダウン)が起こり易くなっている。このため、半導体ダイオードでは、理論的に期待される逆耐圧を得ることが困難となることが多い。そこで、チップ側面での電界を緩和するため、図12に示す半導体ダイオード1のように、pn接合の終端部が露呈するチップ側面7を、pn接合面9に対して適切な角度だけ斜めに加工して電界が緩和されるようにした、ベベル構造が採用されている。このようなベベル構造を採用することにより、チップ側面7での電界が緩和され、降伏が半導体内部の接合全面で起こるようにして、降伏電圧の設定の安定化を図っている。なお、ツェナーダイオード等の定電圧ダイオードよりも高耐圧の半導体デバイスにおいても、ベベル構造を採用することにより、耐圧を向上できることは周知の通りである。

[0004]

【発明が解決しようとする課題】

しかしながら、図12に示した半導体ダイオード1では、以下に説明するよう な問題点がある。

[0005]

(1)図12に示した半導体ダイオード1では、製品組立(アセンブル)工程において、チップ側面7を外部環境から保護するために酸又はアルカリ系薬液による湿式洗浄を施した後、図12に示すようにチップ側面7を絶縁膜8で被覆している。しかし、このようにして製造された半導体ダイオード1では、製品評価試験の結果、製品の特性や品質が安定していない点が指摘されている。このように特性などが安定しない理由としては、湿式洗浄又は絶縁膜8の被覆による影響によりチップ側面7に表面破損が引き起こされていることが挙げられる。

[0006]

(2)図12に示した半導体ダイオード1では、n型半導体層3とp型半導体層4とのpn接合部9が片側階段接合を構成していると仮定すれば、n型半導体層3の不純物密度により耐圧が決定されるが、この耐圧を決定するために、製造に使用する半導体(シリコン)ウェハの比抵抗 ρ を高精度に制御する必要があった。このため、半導体ウェハにコストがかかるという問題点があった。因に、従来ではシリコンウェハの比抵抗 ρ が0.01 \sim 0.03 Ω ·cm(n型のシリコ



ンでは、不純物密度 $5 \times 10^{18} / \text{cm}^3 \sim 7 \times 10^{17} / \text{cm}^3$ 程度の範囲に相当)の狭い範囲のものをn型半導体層 3 として用いている。

[0007]

(3)図12に示した半導体ダイオード1の製造に際しては、チップ側面7が pn接合面に対して斜めに形成されたベベル構造を有しているため、ベベル構造 を実現するためのサンドブラスト、或いは研削、研磨、エッチング等の工程が加 わるため、製造工程数が多くなるという問題点がある。

[0008]

(4)図12に示した半導体ダイオード1では、半導体ウェハから切断された チップは袋詰めの状態になり、加えてチップ側面がチップ表裏面に対して斜めに 傾いているため、製品組立(アセンブル)工程において、コレット等の治具ヘチ ップを装着するのに手間がかかるものであった。

[0009]

本発明は上記課題を解決するためになされたものである。そこで、本発明の目的は、pn接合が露呈するチップ側面で局所的な降伏が発生するのを防止して、 安定した所望の降伏電圧を有する半導体装置を提供することを目的としている。

[0010]

本発明の他の目的は、使用する半導体ウェハの比抵抗ρの範囲を広げることが 出来、半導体ウェハにかかるコストを低減することのできる半導体装置及びその 製造方法を提供することを目的としている。

[0011]

本発明の更に他の目的は、チップ表面処理を簡略化又は省略することが出来る半導体装置の製造方法を提供することにある。


[0012]

本発明の更に他の目的は、製造工程を簡略化できる半導体装置及びその製造方法を提供することにある。

[0013]

本発明の更に他の目的は、製品組付工程において、コレット等の治具へのチップ装着性、並びに取扱性の良好な半導体装置を提供することにある。





[0014]


【課題を解決するための手段】

上記目的を鑑み本発明の第1の特徴は、(イ)第1端面及びこの第1端面に対 向した第2端面、更に第1及び第2端面を接続する外周面を有した第1導電型の 第1半導体領域と、(ロ)第1端面において第1半導体領域に接合した第1導電 型の第2半導体領域と、(ハ)第2端面において第1半導体領域に接合した第2 導電型の第3半導体領域と、(二)第1半導体領域の外周面に接合した内周面を 有し、且つ第2半導体領域及び第3半導体領域に挟まれた、第1半導体領域より も低不純物密度で第1導電型の第4半導体領域とからなる半導体装置としたこと である。即ち、pn接合面の周縁部分に比較的不純物密度の低い第1導電型の第 4 半導体領域を配置し、この第4 半導体領域に囲まれた略中央部分において、高 不純物密度の第1導電型の第1半導体領域と、第2導電型の第3半導体領域とが p n 接合を形成するようにしている。そして、第1導電型の第1半導体領域は、 互いに離間する、第1導電型の第2半導体領域と第2導電型の第3半導体領域と の間に介在される配置となる。ここで、第1導電型と第2導電型とは互いに反対 導電型である。即ち、第1導電型がn型であれば、第2導電型はp型であり、第 1導電型がp型であれば、第2導電型はn型である。例えば、第1及び第2半導 体領域を、n型不純物元素が髙不純物密度に導入された半導体領域とし、第3半 導体領域をp型不純物元素が髙不純物密度に導入された半導体領域とし、第4半 導体領域をn型不純物元素が比較的低不純物密度に導入された半導体領域とすれ ば良い。或いは導電型を全部、この逆にしても良い。

[0015]

本発明の第1の特徴に係る半導体装置では、第3半導体領域に対して、高不純物密度の第1半導体領域と、比較的低不純物密度の第4半導体領域とがともに接合している。そして、半導体装置の周縁側に位置する第4半導体領域と第3半導体領域とのpn接合よりも、中央部の第1半導体領域と第3半導体領域とのpn接合の方が降伏を起こし易くなる。このため、半導体装置の側面(チップ側面)での電界が緩和される。この結果、降伏が半導体装置内部の接合部分で起こるので、降伏電圧の設定の安定化を図ることが出来る。このように降伏電圧の安定化





[0016]

本発明の第1の特徴において、第4半導体領域の外周面が、半導体装置のチップ外周面として機能し、このチップ外周面が第1半導体領域の第1端面に対して、実質的に垂直であることが好ましい。上記したように、チップの周縁部分(チップ外周面)に露出したpn接合の降伏は、チップ外周面のパッシベーヨン技術に依存し、チップの周縁部分での降伏電圧の「ばらつき」は大きい。しかし、本発明の第1の特徴に係る半導体装置では、チップ外周面よりも、中央部分で先に電界降伏が起こるため、半導体装置(チップ)の周縁部分が多少の表面破損を起こしても、半導体装置としての降伏電圧の変動が起こりにくく出来る。したがって、製品のばらつきが少なくなり、製造歩留まりが向上する。

[0017]

更に、チップ外周面が第1半導体領域の第1端面に対して、実質的に垂直としているので、半導体装置の側面を通常の切断工程(ダイシング工程)で形成することが出来る。「実質的に垂直」とは、通常の切断工程(ダイシング工程)で発生する角度のばらつきの範囲内の意であり、意図的にベベリングをしていないという意味である。例えば80°~100°程度であれば、実質的に垂直(=90°)とみなすことが出来る。好ましくは87°~93°程度にすれば良い。チップ外周面が実質的に垂直であれば、コレット等の治具による組立(アセンブル)工程時の、半導体装置(チップ)の取扱性を向上にすることが出来る。

[0018]

又、本発明の第1の特徴において、第4半導体領域は、バルク結晶から切り出したウェハからなる半導体基板であることが好ましい。定電圧ダイオードでは、降伏電圧を第1半導体領域の不純物密度を調整することにより決定できるので、第4半導体領域は、バルク結晶から切り出した市販の半導体基板(半導体ウェハ)の本来の(購入時の仕様のまま)不純物密度のままで用いることが出来る。即ち、ウェハからなる半導体基板の不純物密度の設計や管理を厳密に設定する必要がなくなる。このため、使用する半導体基板(ウェハ)の選択範囲が広がり、低





コスト化が可能となる。

[0019]

本発明の第1の特徴において、第2半導体領域の底面には第1主電極層が、第3半導体領域の表面には第2主電極層が、形成されていることが好ましい。第1主電極層と第2主電極層とで、半導体素子の主電流の通路となる動作領域(本体部分)が形成される。「第1主電極層」とは、半導体ダイオードやサイリスタにおいてアノード電極層又はカソード電極層のいずれか一方を意味する。サイリスタには、GTOサイリスタや静電誘導サイリスタ(SIサイリスタ)を含むことが可能である。第2半導体領域がn型ならば、第1主電極層は、カソード電極層である。「第2主電極層」とは、半導体ダイオードやサイリスタにおいて上記第1主電極層とはならないカソード電極層又はアノード電極層のいずれか一方を意味する。第3半導体領域がp型ならば、第2主電極層は、アノード電極層である。この結果、第2半導体領域は、第1主電極層に対応した「第1主電極領域」として機能し、第3半導体領域は、第2主電極層に対応した「第1主電極領域」として機能する。

[0020]

更に、「第1主電極層」とは、バイポーラトランジスタやIGBTにおいては、エミッタ電極層又はコレクタ電極層のいずれか一方でも良い。バイポーラトランジスタにはヘテロ接合バイポーラトランジスタ(HBT)等のマイクロ波帯、ミリ波帯或いはサブミリ波帯で動作する超高周波用トランジスタも含まれる。更に、本発明はMOSFET、MOSSIT、或いは高電子移動度トランジスタ(HEMT)等のIGFETにも適用可能である。このIGFETにおいては、「第1主電極層」とは、ソース電極層又はドレイン電極層のいずれか一方を意味する。そして、「第2主電極層」とは、バイポーラトランジスタやIGBTにおいては上記第1主電極層とはならないエミッタ電極層又はコレクタ電極層のいずれか一方、IGFETにおいては上記第1主電極層とはならないソース電極層又はドレイン電極層のいずれか一方、IGFETにおいては上記第1主電極層とはならないソース電極層又はドレイン電極層のいずれか一方を意味する。なお、バイポーラトランジスタ、IGBT及びIGFET等においては、ベース電極層若しくはゲート電極層等の制御電極層が更に加わることは勿論である。





[0021]

本発明の第2の特徴は、(イ)第1導電型の半導体基板の一方の主面から第1 導電型の不純物元素を所定深さまで選択的に導入して第1半導体領域を形成する 工程と、(ロ)半導体基板の他方の主面全体から第1導電型の不純物元素を導入 して第1半導体領域に接合する第2半導体領域を形成する工程と、(ハ)半導体 基板の一方の主面全体から第1導電型とは反対導電型となる第2導電型の不純物 元素を導入し第3半導体領域を形成し、第1半導体領域とでpn接合を形成する 工程とからなる半導体装置の製造方法としたことである。

[0022]

本発明の第2の特徴に係る半導体装置の製造方法によれば、半導体基板の一方 の主面から第1導電型の不純物元素を選択的に導入することにより、半導体基板 の内部に第1半導体領域を形成することが出来る。この第1半導体領域は、第1 半導体領域を取り囲む半導体基板の不純物密度より高不純物密度に形成される。 ここで、第1半導体領域を取り囲む半導体基板は、第1の特徴で述べた「第4半 導体領域」として機能する。即ち、第1の特徴で述べたように、第1半導体領域 が、第1半導体領域を取り囲む第4半導体領域より髙不純物密度に形成される。 このため、第1半導体領域の形成後に、半導体基板の一方の主面から全面に第2 導電型の不純物元素を導入して形成された第3半導体領域と第1半導体領域との 中央部における p n 接合が、第4 半導体領域(半導体基板)と第3 半導体領域と でなる周辺部におけるpn接合よりも、先に降伏を起こすことが出来る。このた め、半導体装置の側面(チップ側面)での電界を緩和し、降伏が半導体装置内部 の接合部分で起こるようにして、降伏電圧の設定の安定化を図ることが出来る。 又、第1半導体領域の不純物密度を調整することにより、半導体基板の本来の不 純物密度のままで用いることが出来るため、半導体基板の不純物密度を厳密に設 定する必要がなくなり、使用する半導体基板の選択範囲を広げることが出来る。

[0023]

本発明の第2の特徴においては、半導体基板を、pn接合界面に対して実質的 に直角をなす面で切断することにより複数の半導体チップを切り出し、この複数 の半導体チップのそれぞれにより複数の半導体装置を実現する工程を更に有する

ことが好ましい。この場合、半導体基板のいずれかの主面側に合成樹脂シートを 貼着して合成樹脂シートを切断しないようにチップを切断することにより、各チップが合成樹脂シートに貼り付けられた状態で保管、搬送することが出来る。こ のため、製品組込を行う際に、合成樹脂シートに貼り付けられたチップ状態の半 導体装置を例えばコレット等の治具に装着する際も容易に取り扱うことが出来る

[0024]

【発明の実施の形態】

次に、図面を参照して、本発明の実施の形態に係る半導体装置及びその製造方法について説明する。ただし、図面は模式的なものであり、各層の厚みやその比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。

[0025]

(半導体装置)

図1は、本発明の実施の形態に係る半導体装置としての定電圧ダイオード10の断面図である。この半導体ダイオード10は、第1端面及びこの第1端面に対向した第2端面、更に第1及び第2端面を接続する外周面を有した第1導電型の第1半導体領域14と、第1端面において第1半導体領域14に接合した第2半導体領域12と、第2端面において第1半導体領域14に接合した第3半導体領域13と、第1半導体領域14の外周面に接合した内周面を有し、且つ第2半導体領域12及び第3半導体領域13に挟まれた第4半導体領域15とから構成されている。更に、図1に示すように、第2半導体領域12の底面には第1主電極層16が、第3半導体領域13の表面には第2主電極層17が、形成されている

[0026]

第1半導体領域14、第2半導体領域12及び第4半導体領域15は、第1導電型を有する。本発明の実施の形態では、第1導電型は、例えば、図1に示すようにn型である。第3半導体領域13は、第1導電型とは反対導電型となる第2

導電型である。本発明の実施の形態では、例えばp型である。このため、n型の第1半導体領域14とp型の第3半導体領域13の間にpn接合面18が形成されている。4半導体領域15は第1半導体領域14よりも低不純物密度である。

[0027]

第1主電極層16と第2主電極層17とで、半導体素子の主電流の通路となる動作領域が定義される。「第1主電極層16」とは、半導体ダイオード10においてアノード電極層又はカソード電極層のいずれか一方を意味する。図1のように、第2半導体領域12がn型ならば、第1主電極層16は、カソード電極層である。同様に、「第2主電極層17」とは、半導体ダイオード10において上記第1主電極層16とはならないカソード電極層又はアノード電極層のいずれか一方を意味する。図1では、第3半導体領域13がp型なので、第2主電極層17はアノード電極層である。この結果、第2半導体領域12は、第1主電極層16に対応した「第1主電極領域」として機能し、第3半導体領域13は、第2主電極層17に対応した「第2主電極領域」として機能する。図1では、第2半導体領域12は、カソード領域として機能し、第3半導体領域13は、アノード領域としてそれぞれ機能する。そして、図1の構造では、第1主電極層16と第2主電極層17との間に流れる主電流は抵抗の低い第1半導体領域14をその通路とする。

[0028]

図1に示すように、本発明の実施の形態に係る半導体装置(定電圧ダイオード)10は、第4半導体領域15の外周面が、半導体装置10のチップ外周面として機能し、このチップ外周面(チップ側面)19が第1半導体領域14の第1端面に対して、実質的に垂直である。このチップ側面19には、pn接合面18の終端部が露呈している。

[0029]

第4半導体領域15は、FZ法、CZ法、MCZ法等のバルク結晶から切り出したシリコンウェハからなる半導体基板(シリコン基板)11である。言い換えれば、シリコン基板11の一方の主面側にp型の第3半導体領域13が、他方の主面側にn型の第2半導体領域12が形成されている。そして、これら第2半導

体領域12及び第3半導体13の間の領域の中央にn型の第1半導体領域14が 形成されている。更に、第2半導体領域12及び第3半導体領域13の間におい て、第1半導体領域14の周囲に型の第4半導体領域15が形成されている。

[0030]

第2半導体領域12は、シリコン基板11の他方の主面側から、第1導電型(n型)の不純物元素として、例えばリン(P)、ヒ素(As)などが高不純物密度(例えば2×10¹⁹/cm³程度)にドープされて形成されている。又、第3半導体領域13は、シリコン基板11の一方の主面側から、第2導電型(p型)の不純物元素として、例えばボロン(B)などが高不純物密度にドープされ形成されている。同様に、第1半導体領域14には、例えばリン(P)、ヒ素(As)などの第1導電型純物元素(ドナー)が高不純物密度にドープされている。そして、この第1半導体領域14の周囲を取り囲むように形成されたn型の第4半導体領域15は、シリコン基板11に固有の低不純物密度に設定されている。「シリコン基板11に固有の」とは、市販のシリコンウェハの購入時の不純物密度仕様を維持してまま、或いは、バルク結晶から切り出したシリコンウェハの初期の不純物密度仕様を維持してという意味である。この結果、n型の第1半導体領域14は、それを取り囲むn型の第4半導体領域15の不純物密度より高不純物密度に設定されている。

[0031]

本発明の実施の形態に係る半導体ダイオード10においては、p型の第3半導体領域13がpn接合面18に沿う方向に均一な不純物密度になっている。しかし、上記したように、このp型の第3半導体領域13に接合するn型の第1半導体領域14は、このn型の第1半導体領域14を取り囲むn型の第4半導体領域15より不純物密度が高く設定されている。このため、pn接合に逆方向電圧を印加したときに、pn接合での降伏をp型の第3半導体領域13とn型の第1半導体領域14との接合領域(内部領域)のみで先に起こさせることが出来る。即ち、この実施の形態では、外部にpn接合面が露出する部分があっても、pn接合の降伏は内部領域で発生して、外部露出部分のpn接合には表面電界強度の負担がかからないようになっている。

[0032]

この結果、本発明の実施の形態に係る半導体ダイオード10では、チップ側面19を外部環境から保護する目的で行う、酸又はアルカリ系薬液による湿式洗浄などの表面処理や絶縁膜による被覆処理を削減することが可能となる。又、チップ側面19では、多少の表面破損が生じることを許容することが出来るため、チップの取扱性が容易となる。

[0033]

又、本発明の実施の形態に係る半導体ダイオード10では、中央のn型の第1 半導体領域14とp型の第3半導体領域13とのpn接合の耐圧は、n型の第1 半導体領域14の条件(不純物密度)により決定される。p型の第3半導体領域13とn型の第1半導体領域14とのpn接合面18が片側階段接合を構成していると仮定すれば、雪崩(アバランシェ)降伏による耐圧V_Bは、

 $V_B = \varepsilon_S E_m^2 / (2 q N_B) \cdots (1)$

で与えられる。ここで、 $\varepsilon_{\rm S}$ は半導体基板の比誘電率、 $E_{\rm m}$ は半導体基板に固有の雪崩降伏が開始される電界強度(最大電界強度)、 ${\rm q}$ は電子の素電荷量、 ${\rm N}_{\rm B}$ は第1半導体領域14の不純物密度である。即ち、第1半導体領域14の不純物密度 ${\rm N}_{\rm B}$ が、シリコンウェハの不純物密度、即ち、第4半導体領域15の不純物密度より十分に高ければ、半導体ダイオード10の耐圧は第1半導体領域14の不純物密度 ${\rm N}_{\rm B}$ にのみ依存し、製造に用いる母材(シリコンウェハ)の不純物密度には依存しない。このため、第1半導体領域14の不純物密度 ${\rm N}_{\rm B}$ を式(1)にしたがい適宜設計し、この不純物密度 ${\rm N}_{\rm B}$ を管理すれば、所望の耐圧が得られるので、シリコンウェハの比抵抗(抵抗率) ${\rm \rho}$ を髙精度に制御する必要はない。したがって、第1半導体領域14の不純物密度 ${\rm N}_{\rm B}$ より比較的髙抵抗の基板であれば、任意の市販のシリコンウェハを利用して、所望の耐圧を有した定電圧ダイオード10の製造を行うことが出来る。

[0034]

因に、本発明の実施の形態に係る半導体ダイオード(定電圧ダイオード) 10では、シリコンウェハとしては、比抵抗 ρ が $1\sim250\Omega$ ・cm(n型のシリコンでは、不純物密度 $5.5\times10^{15}/cm^3\sim1.8\times10^{13}/cm^3$ 程度の範囲

に相当)の広い範囲のものを用いることが可能となる。更に、高耐圧の電力用半導体装置であれば、比抵抗 ρ が1000 Ω ・c m以上(n型のシリコンでは、不純物密度 $5 \times 10^{12} / {\rm cm}^3$ 程度以下の範囲に相当)の広い範囲のもの等を用いれば良い。

[0035]

更に、本発明の実施の形態に係る半導体ダイオード10では、シリコンウェハから切断されたチップのチップ側面19が表裏の主面やpn接合面18に対して略垂直をなすため、略直方体形状又は円柱形状など(好ましくは直方体形状)に形成でき、チップの取扱性が向上し、例えば、製品組立(アセンブル)工程において、コレット等の治具へチップを装着する手間を軽減することが出来る。

[00.36]

(半導体装置の製造方法)

次に、図1に示した半導体ダイオード10を製造する方法について、図2〜図 9の工程断面図(その1〜8)を用いて説明する。

[0037]

(イ)まず、図2に示すように、第1導電型(n型)のシリコン基板(シリコンウェハ)11を用意する。そして、このシリコン基板11の一方の主面11Aに、熱酸化を行って厚さ300nm~1.5μmの酸化膜21を形成する。その後、フォトリソグラフィー技術を用いて、酸化膜21を加工する。即ち、図2に示すように、酸化膜21の上に、例えばネガ型のフォトレジスト22をスピンコーティングなどによって塗布する。次いで、図2に示すように、後述する開口部22Aを形成、加工する部分を覆うような(上記したn型の第1半導体領域14を形成するための)パターンを有するフォトマスク23を配置して、露光光を照射する。

[0038]

(ロ)図3は、フォトレジスト22を露光後、現像した状態を示す。フォトレジスト22の開口部22Aに露出する酸化膜21が露出している。このようにパターニングされたフォトレジスト22をマスクとして、ウェットエッチング又はドライエッチングを行って、酸化膜21をエッチングしてシリコン基板11の表

面の一部を露出させる。その後、フォトレジスト22を剥離すると、図4に示すような状態となる。図4に示すように酸化膜21に、開口部21Aが形成される

[0039]

(ハ) 次に、酸化膜 21 の開口部 21 A で窓明されたシリコン基板 11 上へ、 n 型不純物元素であるリン (P) やヒ素 (As) などを含む図示しない不純物添加薄膜 (例えば不純物元素が所定濃度でドープされたリンガラス (PSG) 膜やヒ素ガラス (AsSG) 膜等)を堆積させ、所定温度、所定時間での熱処理を施して選択拡散を行い、高不純物密度でn 型の第 1 半導体領域 14 を形成する。その後、不純物添加薄膜をウェットエッチング又はドライエッチングにて除去して図 5 に示す状態にする。不純物添加薄膜を用いずに、オキシ塩化リン (POC13) 等の液体ソースを用いた気相拡散法でも良い。又 31 P $^{+}$, 75 As $^{+}$ 等の不純物イオンをイオン注入法により、 3×10^{15} cm $^{-2}$ $\sim 5 \times 10^{16}$ cm $^{-2}$ 等の所定のドーズ量を注入し、その後所望の深さまでドライブイン (熱処理) しても良い。

[0040]

(二)続いて、図6に示すように、シリコン基板11の他方の主面11Bに、ドナー不純物元素を全面拡散して高不純物密度(例えば、2×10¹⁹/cm³程度)でn型の第2半導体領域12を形成する。このn型の第2半導体領域12の深さは、シリコン基板11の一方の主面側から選択拡散により形成されたn型の第1半導体領域14と所定の接合面積を有するような深さ寸法に制御する。n型の第2半導体領域12の全面拡散は、不純物添加薄膜を用いても良く、気相拡散法やイオン注入法でもかまわない。

[0041]

(ホ)次に、図7に示すように、シリコン基板11の一方の主面11Aに形成されている酸化膜21を、例えばウェットエッチングにより除去する。更に、酸化膜21を除去した面から、例えばボロン(B)などのアクセプタ不純物を全面拡散法により拡散させて高不純物密度でp型の第3半導体領域13を形成する。アクセプタ不純物の全面拡散は、ボロンガラス(BSG)膜等の不純物添加薄膜

を用いる方法でも、窒化ボロン(BN)等の固体ソース、三臭化硼素(BBr3)等の液体ソースを用いた気相拡散法でも良い。又¹¹B⁺, ⁴⁹BF2⁺等の不純物イオンをイオン注入法により、3×10¹⁵cm⁻²~5×10¹⁶cm⁻²等の所定のドーズ量を注入し、その後所望の深さまでドライブイン(熱処理)しても良い。この結果、シリコン基板11の他方の主面11B側に形成されたn型の第2半導体領域12と中央のn型の第1半導体領域14とが接合し、シリコン基板11の一方の主面側に形成されたp型の第3半導体領域13と中央のn型の第1半導体領域14とがpn接合を形成する。又、中央のn型の第1半導体領域14は、シリコン基板11の本来の不純物密度を有するn型の第4半導体領域15で囲まれた構造となる。そして、このn型の第4半導体領域15は、シリコン基板11の他方の主面11B側に形成されたn型の第2半導体領域12と接合すると共に、シリコン基板11の一方の主面11A側に形成されたp型の第3半導体領域13とも接合を形成している。

[0042]

(へ) 更に、図8に示すように、n型の第2半導体領域12の表面とp型の第3半導体領域13の表面には、真空蒸着法やスパッタリング法等により金属薄膜を堆積させて、厚さ1μm~10μm程度の電極層16、17を形成する。

[0043]

(ト) その後、図9に示すように、シリコン基板11の他方の主面側に全体に亙って合成樹脂シート24を貼り付け、図9に一点鎖線で示すダイシングライン25に沿って切断を行う。合成樹脂シート24は、具体的には、ポリエチレンフィルム、ポリプロピレンフィルム、ポリ塩化ビニルフィルム、ポリブチレンテレフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリブチンフィルム、ポリブタジエンフィルム、ポリウレタンフィルム、ポリブチンフィルム、ポリブタジエンフィルム、ポリウレタンフィルム、ポリメチルペンテンフィルム、エチレンー酢酸ビニル共重合体フィルム、エチレンー(メタ)アクリル酸共重合体フィルム、エチレンー(メタ)アクリル酸メチル共重合体フィルム、エチレンー(メタ)アクリル酸エチル共重合体フィルム等が用いられる。又、合成樹脂シート24は、これらの積層フィルムであっても良い。合成樹脂シート24の膜厚は、通常は10~300μm程度であり、好ましくは50~200μm程

度である。この切断工程によって形成されたチップは、図1に示した半導体ダイオード10として用いることが出来る。なお、切断工程の後は、チップ状態の半導体ダイオード10を合成樹脂シート24に貼り付けられた状態で保管、搬送することが出来る。このため、製品組込を行う際に、合成樹脂シート24に貼り付けられた半導体ダイオード10を例えばコレット等の治具に装着する際も容易に取り扱うことが出来る。

[0044]

本発明の実施の形態に係る半導体装置の製造方法によれば、図1に示すように、半導体ダイオード10のチップ側面19がpn接合面に対して垂直であるため、ダイシング工程による切断によりチップ側面19を形成することが出来る。このため、従来のようなベベル構造を形成するための様々な加工工程を行う必要がなく、製造工程数を大幅に少なくすることが可能となる。

[0045]

(半導体装置の変形例1)

ここで、図1に示した半導体ダイオード10に、新たな電極層構造を適用した 場合について、図10に、「変形例1」として説明する。なお、図10に示す半 導体ダイオード10において、図1に示した半導体ダイオード10と同一機能を 果たす部分には、同一の符号を付して説明を省略する。

[0046]

図10に示す半導体ダイオード10の第2半導体領域12の底面には凹部12 Aが形成され、この凹部12Aを介して第1主電極層16Aが、第2半導体領域12とオーミック接触するように接合されている。更に、第3半導体領域13の表面には凹部13Aが形成され、この凹部13Aを介して第2主電極層17Aが、第3半導体領域13とオーミック接触するように接合されている。第1主電極層16Aと第2主電極層17Aとで、半導体素子の主電流の通路となる動作領域が定義される。図10のように、第2半導体領域12がn型ならば、第1主電極層16Aは、カソード電極層であり、第3半導体領域13がp型なので、第2主電極層17Aはアノード電極層である。図10では、第2半導体領域12は、カソード領域として機能し、第3半導体領域13は、アノード領域としてそれぞれ

機能する。そして、図10の構造では、第1主電極層16Aと第2主電極層17 Aとの間に流れる主電流は、抵抗の低い第1半導体領域14をその通路とする。

[0047]

即ち、変形例1に係る半導体ダイオード10では、シリコン基板11の両方の主面側に形成される第1主電極層16A及び第2主電極層17Aが、それぞれれ型の第2半導体領域12、p型の第3半導体領域13の表面に形成された凹部12A、13Aを埋め込むように形成されている。このようにn型の第2半導体領域12及びp型の第3半導体領域13に凹部12A、13Aを形成することで、それぞれの半導体領域の深さの適切化を図ると共に、第1主電極層16A及び第2主電極層17Aとの接触面積を大きくすることが可能となる。

[0048]

このような凹部12A、13Aは、周知のウェットエッチングやドライエッチングなどの手法を用いて簡単に形成することが出来る。

[0049]

(半導体装置の変形例2)

図11は、半導体ダイオード10に形成される電極層の変形例2を示す断面図である。なお、図11に示す変形例2に係る半導体ダイオード10において、図1に示した半導体ダイオード10と同一機能を果たす部分には、同一の符号を付して説明を省略する。

[0050]

変形例2に係る半導体ダイオード10では、シリコン基板の他方の主面11Bに形成された n型の第2 半導体領域12に n型の第1半導体領域14に貫通する開口部12Bを形成し、この開口部12Bを含む全面に金属薄膜を堆積させて電極層16Bを形成している。電極層16Bは、タングステン(W)、チタン(Ti)、モリブデン(Mo)等の高融点金属、若しくはこれらのシリサイド(WSi2, TiSi2, MoSi2)等をスパッタリング法又はCVD法等で形成すれば良い。或いはこれらのシリサイドと不純物を添加した多結晶シリコンとの複合膜やポリサイド膜で構成しても良い。このような電極層16Bを形成することにより、高不純物密度でn型の第1半導体領域14へ直接電極層16Bを接続す

ることが出来るという利点がある。

[0051]

図11では、第1主電極層16Bと第2主電極層17とで、半導体素子の主電流の通路となる動作領域が定義される。そして、第2半導体領域12がn型なので、第1主電極層16Bはカソード電極層であり、第3半導体領域13がp型なので、第2主電極層17はアノード電極層である。変形例2では、図11に示す第1主電極層16Bが直接第1半導体領域にオーミック接触しているので、第2半導体領域12は、実質的にはカソード領域として機能せず、第1半導体領域14が実質的なカソード領域となる。一方、第3半導体領域13は、図1に示した構造と同様なアノード領域として機能する。そして、図11の構造では、第1主電極層16Bと第2主電極層17との間に流れる主電流は、抵抗の低い第1半導体領域14をその通路とする。

[0052]

変形例2に係る半導体ダイオード10における他の構成やそれに伴う作用・効果等は、図1に示した実施の形態と同様である。

[0053]

(その他の実施の形態)

以上、本発明の最良の実施の形態について説明したが、上記の実施の形態の開示の一部をなす論述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

[0054]

例えば、上記の実施の形態の説明では、半導体ダイオード10として定電圧ダイオードに適することを述べたが、定電圧ダイオードよりも高耐圧の電力用半導体装置に本発明を適用することも勿論可能である。

[0055]

更に、上記の実施の形態の説明ではn型のシリコン基板11を用いて半導体ダイオード10を作成したが、p型のシリコン基板11を用いて作成することも勿論可能である。

[0056]

更に、第1導電型をn型、第2導電型をp型として説明したが、第1導電型をp型、第2導電型をn型としてもかまわない。

[0057]

又、上記の実施の形態の説明ではn型の第1半導体領域14を、シリコン基板 11の一方の主面側から選択拡散により導入したが、シリコン基板11の他方の 主面側から導入することも可能である。

[0058]

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

[0059]

【発明の効果】

以上の説明から明らかなように、本発明によれば、pn接合が露呈する半導体装置側面で局所的な降伏が発生するのを防止して、安定した所望の降伏電圧を有する半導体装置を提供することが出来る。

[0060]

又、本発明によれば、使用する半導体ウェハの比抵抗 ρ の範囲を広げることが 出来、半導体ウェハにかかるコストを低減することが出来る。

[0061]

更に、本発明によれば、半導体装置(チップ)表面処理を簡略化又は省略する ことが出来るため、製造工程を簡略化することが出来る。

[0062]

又、本発明によれば、半導体装置の側面が半導体基板に対して略直角となるため、製品組付工程において、コレット等の治具へのチップ装着性、並びに取扱性 を良好にする効果がある。

【図面の簡単な説明】

【図1】

本発明の実施の形態に係る半導体装置を示す断面図である。

【図2】

本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図 (その1) である。

【図3】

本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図 (その2) である。

【図4】

本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図 (その3) である。

【図5】

本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図 (その4) である。

【図6】

本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図 (その 5) である。

【図7】

本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図 (その 6) である。

【図8】

本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図 (その7) である。

【図9】

本発明の実施の形態に係る半導体装置の製造方法を示す工程断面図 (その8) である。

【図10】

本発明の実施の形態の変形例1に係る半導体装置を示す断面図である。

【図11】

本発明の実施の形態の変形例2に係る半導体装置を示す断面図である。

【図12】

従来の半導体装置を示す断面図である。


【符号の説明】

- 10 半導体ダイオード (半導体装置)
- 11 シリコン基板 (半導体基板)
- 12 第2半導体領域
- 13 第3半導体領域
- 14 第1半導体領域
- 15 第4半導体領域
- 16、16A、16B、17、17A 電極層
- 18. pn接合面
- 19 チップ側面
- 24 合成樹脂シート
- 25 ダイシングライン

【書類名】

図面

【図1】



10: 半導体ダイオード


11:シリコン基板(半導体基板)

12:第2半導体領域 13:第3半導体領域 14:第1半導体領域 15:第4半導体領域

16:第1主電極層 17:第2主電極層

18 : pn接合面 19 : チップ側面


【図2】



11:シリコン基板(半導体基板)


11A:他方の主面 11B:一方の主面

【図3】




11:シリコン基板(半導体基板)

【図4】



11:シリコン基板(半導体基板)


【図5】



11:シリコン基板(半導体基板)

14: 第1半導体領域


【図6】



11:シリコン基板(半導体基板)

12:第2半導体領域 14:第1半導体領域 15:第4半導体領域


【図7】



11:シリコン基板(半導体基板)

12:第2半導体領域 13:第3半導体領域 14:第1半導体領域 15:第4半導体領域

【図8】



11:シリコン基板(半導体基板)

15:第4半導体領域

12:第2半導体領域


16:第1主電極層

13:第3半導体領域

17: 第2主電極層

14:第1半導体領域

【図9】



11: シリコン基板(半導体基板)

16:第1主電極層


12:第2半導体領域

17:第2主電極層


13:第3半導体領域 14:第1半導体領域 24: 合成樹脂シート 25: ダイシングライン

15:第4半導体領域


【図10】



【図11】



【図12】



【書類名】

要約書

【要約】

【課題】 pn接合が露呈する半導体装置側面で局所的な降伏が発生するのを防止して、安定した所望の降伏電圧を有する半導体装置を提供する。

【解決手段】 n型のシリコン基板11の一方の主面側に形成されたp型の第3 半導体領域13と、他方の主面側に形成されたn型の第2半導体領域12と、これら第2半導体領域12及び第3半導体13の間の領域の中央に形成されたn型の第1半導体領域14と、第2半導体領域12及び第3半導体領域13の間の領域における第1半導体領域14の周囲に形成されたn型の第4半導体領域15とを備え、第1半導体領域14の不純物密度を、第1半導体領域14を取り囲む第4半導体領域15の不純物密度よりも高く設定した。これにより、pn接合が露呈するチップ側面で局所的な降伏が発生するのを防止して、安定した所望の降伏電圧を有する半導体ダイオード10を実現することが出来る。

【選択図】

図 1

出願人履歷情報

識別番号

[000106276]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

埼玉県新座市北野3丁目6番3号

氏 名

サンケン電気株式会社